網(wǎng)站介紹 關(guān)于我們 聯(lián)系方式 廣告業(yè)務(wù) 幫助信息
1998-2022 ChinaKaoyan.com Network Studio. All Rights Reserved. 滬ICP備12018245號
分類:2025考研大綱 來源:國防科技大學(xué) 2021-07-06 相關(guān)院校:國防科技大學(xué)
2022年研究生入學(xué)考試自命題科目考試大綱
科目代碼:F1001 科目名稱:電子技術(shù)基礎(chǔ)
一、復(fù)習(xí)資料
1.《電子線路(線性部分)》(第5版),馮軍、謝嘉奎編,高等教育出版社,2010年8月。
2.《數(shù)字電子技術(shù)基礎(chǔ)》(第6版),閻石、王紅編,高等教育出版社,2016年4月。
二、考試內(nèi)容及要求
(一)模擬電子線路
包括半導(dǎo)體器件及應(yīng)用,基本組態(tài)放大電路,組合放大電路,反饋放大電路,差分放大電路,集成運(yùn)算放大電路及其應(yīng)用。
1.半導(dǎo)體器件及應(yīng)用
考試內(nèi)容:
PN結(jié),晶體二極管,晶體三極管,場效應(yīng)管(MOSFET)。
考試要求:
(1)掌握PN結(jié)的基本特性;掌握晶體二極管伏安特性、數(shù)學(xué)模型、簡化電路模型、相關(guān)性能參數(shù)及基本應(yīng)用;掌握晶體三極管在放大模式下的電流分配關(guān)系、伏安特性、數(shù)學(xué)模型、直流簡化模型、小信號電路模型及基本應(yīng)用;掌握MOSFET的伏安特性、數(shù)學(xué)模型、小信號電路模型及基本應(yīng)用;掌握半導(dǎo)體器件應(yīng)用電路的圖解分析法、簡化分析法和小信號等效電路分析法。
(2)理解半導(dǎo)體器件各模型中參數(shù)的物理意義;理解晶體二極管構(gòu)成的整流、穩(wěn)壓、限幅等功能電路的結(jié)構(gòu)、工作原理、技術(shù)指標(biāo);理解晶體三極管構(gòu)成的電流源、放大器和跨導(dǎo)線性電路的結(jié)構(gòu)和工作原理。
(3)了解MOSFET構(gòu)成的有源電阻和模擬開關(guān)電路的結(jié)構(gòu)和工作原理。
2.放大器基礎(chǔ)
考試內(nèi)容:
三極管和場效應(yīng)管三種基本組態(tài)放大電路,差分放大電路,多級組合放大電路。
考試要求:
(1)掌握三極管和場效應(yīng)管偏置電路及其直流分析方法;掌握基本組態(tài)放大電路的增益、輸入、輸出電阻的分析方法。
(2)理解差分放大電路的性能特點(diǎn);掌握差分電路直流偏置、差模增益、共模增益、共模抑制比、輸入電阻、輸出電阻的計算方法;理解差分放大器動態(tài)范圍的概念;掌握差分放大器動態(tài)范圍擴(kuò)展的方法。
(3)理解放大電路頻率響應(yīng)的概念;理解傳輸函數(shù)與波特圖的對應(yīng)關(guān)系;掌握波特圖的繪制方法;掌握器件與基本放大電路頻率響應(yīng)的分析方法。
(4)理解多級放大器的耦合方式;掌握多級放大器性能指標(biāo)的計算方法。
3.電流源電路
考試內(nèi)容:鏡像電流源、比例電流源、微電流源,恒流源負(fù)載。
(1)理解鏡像電流源、比例電流源、微電流源及其改進(jìn)型電路的工作原理;掌握電流源電路的電流與輸出電阻的分析方法。
(2)理解恒流源負(fù)載放電器的特點(diǎn),掌握恒流源負(fù)載放大器與差分放大器性能的分析計算方法。
4.放大器中的負(fù)反饋
考試內(nèi)容:
負(fù)反饋放大器概念,反饋基本關(guān)系式,反饋的類型與性質(zhì)的判別,深度負(fù)反饋放大器、反饋電路的穩(wěn)定性。
考試要求:
(1)理解反饋的基本概念和反饋放大器的組成;掌握反饋放大器的基本關(guān)系式;掌握反饋放大器極性和類型的判別方法。
(2)理解負(fù)反饋的自動調(diào)節(jié)作用;掌握負(fù)反饋對放大器性能影響的分析方法。
(3)理解深度負(fù)反饋的概念;掌握深度負(fù)反饋條件下源電壓增益的估算方法。
(4)掌握反饋放大電路穩(wěn)定性的分析方法,了解反饋放大器電路相位補(bǔ)償?shù)幕靖拍睢?/p>
5.集成運(yùn)算放大器及應(yīng)用
考試內(nèi)容:
理想集成運(yùn)算放大器,線性運(yùn)算電路,集成電壓比較器。
考試要求:
(1)掌握理想集成運(yùn)算放大器的基本概念。
(2)掌握集成運(yùn)算放大器各種閉環(huán)線性應(yīng)用(運(yùn)算)電路工作原理與分析,包括各種加、減法運(yùn)算電路,微分、積分運(yùn)算電路,對數(shù)、反對數(shù)運(yùn)算電路,乘、除法運(yùn)算電路,精密整流電路,儀器放大器和電流傳輸器等。
(3) 掌握集成運(yùn)算放大器非線性應(yīng)用電路-電壓比較器(單限電壓比較器、遲滯比較器、窗口比較器)的電路結(jié)構(gòu)組成、工作原理,并能應(yīng)用遲滯比較器設(shè)計三角波和方波等函數(shù)信號發(fā)生器。
(二)數(shù)字邏輯電路
包括邏輯代數(shù)基礎(chǔ),邏輯門電路,組合邏輯電路的分析與設(shè)計,集成觸發(fā)器,時序邏輯電路的分析與設(shè)計,半導(dǎo)體存儲器和可編程器件,數(shù)模和模數(shù)轉(zhuǎn)換器。
1.邏輯代數(shù)基礎(chǔ)與邏輯門
考試內(nèi)容:
基本邏輯運(yùn)算,邏輯代數(shù)的基本定定律、基本定理與常用公式,邏輯函數(shù)及其表示,邏輯函數(shù)的化簡,邏輯函數(shù)的標(biāo)準(zhǔn)形,數(shù)制與碼制、基本邏輯門
考試要求:
(1)掌握邏輯代數(shù)的基本定律、基本定理及常用公式;掌握邏輯函數(shù)的基本表示方法及其之間的互換;掌握用代數(shù)法和卡諾圖法化簡邏輯函數(shù)的方法;掌握具有約束項(xiàng)的邏輯函數(shù)及其化簡。
(2) 理解邏輯函數(shù)的最大項(xiàng)與最小項(xiàng)表示方法,掌握而者之間的互換關(guān)系。
(3)掌握基本數(shù)制以其轉(zhuǎn)換方法;掌握基本碼制及其規(guī)律。
(4)掌握TTL與非門 、OC門及三態(tài)門的電路組成、邏輯符號、邏輯功能、主要性能參數(shù)和使用注意事項(xiàng);掌握CMOS門電路的組成規(guī)律和使用注意事項(xiàng)。
2.組合邏輯電路
考試內(nèi)容:
組合邏輯電路的分析和設(shè)計方法,常用組合邏輯功能器件。
考試要求:
(1)掌握組合邏輯電路的一般分析和設(shè)計方法;
(2)掌握譯碼器(包括現(xiàn)實(shí)譯碼器)、編碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、數(shù)據(jù)比較器、加法器 的基本組成原理、基本邏輯功能。
(3)掌握用常用的組合邏輯功能器件以及使用它們實(shí)現(xiàn)組合邏輯功能的方法。
3.時序邏輯電路
考試內(nèi)容:
觸發(fā)器,時序邏輯電路的分析方法,常用時序邏輯功能器件,時序邏輯電路的設(shè)計。
考試要求:
(1)掌握各類觸發(fā)器的邏輯功能及描述方法。
(2)掌握時序邏輯電路的一般分析與設(shè)計方法。
(3)掌握計數(shù)器、寄存器、順序脈沖發(fā)生器、序列信號發(fā)生器的電路特點(diǎn)、邏輯功能和分析設(shè)計方法。
(4)掌握用常用的時序功能器件以及使用它們實(shí)現(xiàn)時序邏輯功能的方法。
4.半導(dǎo)體存儲器和可編程邏輯器件
考試內(nèi)容:
只讀存儲器ROM,隨機(jī)存取存儲器RAM,可編程陣列邏輯PAL,通用陣列邏輯GAL,復(fù)雜可編程邏輯器件CPLD,現(xiàn)場可編程門陣列FPGA。
考試要求:
(1)掌握存儲器位擴(kuò)展和字?jǐn)U展的方法;掌握用存儲器實(shí)現(xiàn)組合邏輯函數(shù)的方法。
(2)理解常見半導(dǎo)體存儲器ROM 、RAM的基本結(jié)構(gòu)、工作原理;理解常見可編程器件PLA 、PAL、GAL的基本結(jié)構(gòu)和應(yīng)用原理;理解FPGA的基本結(jié)構(gòu)和應(yīng)用原理。
5.數(shù)模和模數(shù)轉(zhuǎn)換器
考試內(nèi)容:
D/A轉(zhuǎn)換器,A/D轉(zhuǎn)換器。
考試要求:
(1)掌握D/A和A/D轉(zhuǎn)換的基本原理。
(2)理解D/A和A/D轉(zhuǎn)換的精度與轉(zhuǎn)換速度概念。
(3)了解幾種典型的D/A和A/D轉(zhuǎn)換器的結(jié)構(gòu)和工作原理。
三、試卷結(jié)構(gòu)
(一)基本題型
1.填空題、是非題、簡答題:約占20分;
2.計算題、綜合題:約占80分。
(二)各部分內(nèi)容分值所占大致比例
模擬電子線路50分,數(shù)字邏輯電路50分。
內(nèi)容
|
分值
|
半導(dǎo)體器件及應(yīng)用
|
5
|
放大器基礎(chǔ)
|
20
|
電流源電路
|
7
|
放大器中的負(fù)反饋
|
8
|
集成運(yùn)算放大器及應(yīng)用
|
10
|
邏輯代數(shù)基礎(chǔ)與邏輯門
|
10
|
組合邏輯電路
|
14
|
時序邏輯電路
|
14
|
半導(dǎo)體存儲器和可編程邏輯器件
|
6
|
數(shù)模和模數(shù)轉(zhuǎn)換器
|
6
|
(三)各部分要求分值所占大致比例
1.需要掌握的內(nèi)容約65分。
2.需要理解的內(nèi)容約25分。
2.需要理解的內(nèi)容約10分。
掃碼關(guān)注
考研信息一網(wǎng)打盡
網(wǎng)站介紹 關(guān)于我們 聯(lián)系方式 廣告業(yè)務(wù) 幫助信息
1998-2022 ChinaKaoyan.com Network Studio. All Rights Reserved. 滬ICP備12018245號