Xilinx FPGA高級(jí)設(shè)計(jì)及應(yīng)用 湯琦 蔣軍敏 ..
- 所屬分類：
電子通信培..
- 作者：
- 出版社：
- ISBN：9787121166266
- 出版日期：
-
原價(jià)：
￥49.00元
現(xiàn)價(jià)：￥0.00元
-
本書信息由合作網(wǎng)站提供，請(qǐng)前往以下網(wǎng)站購買： 京東商城
當(dāng)當(dāng)網(wǎng)
圖書簡(jiǎn)介
品牌：圖書詳情 商品基本信息，請(qǐng)以下列介紹為準(zhǔn) 商品名稱： Xilinx FPGA高級(jí)設(shè)計(jì)及應(yīng)用 作者： 湯琦 蔣軍敏 市場(chǎng)價(jià)： 49元 文軒網(wǎng)價(jià)： 39.2元【80折】 ISBN號(hào)： 9787121166266 出版社： 電子工業(yè)出版社 商品類型： 圖書
其他參考信息（以實(shí)物為準(zhǔn)） 裝幀：平裝 開本：16開 語種：中文 出版時(shí)間：2012-04-01 版次：1 頁數(shù)：284 印刷時(shí)間：2012-04-01 印次：1 字?jǐn)?shù)：473.61千字
內(nèi)容簡(jiǎn)介 本書用簡(jiǎn)潔的語言向讀者展示了FPGA高質(zhì)量和可靠性設(shè)計(jì)中必須掌握的概念、思想和設(shè)計(jì)方法，如FPGA設(shè)計(jì)思想、高速數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)、高級(jí)配置管理、空間應(yīng)用可靠性設(shè)計(jì)、分區(qū)設(shè)計(jì)和高效測(cè)試系統(tǒng)設(shè)計(jì)等。本書來源于工程實(shí)際，選取的專題都是實(shí)際工程開發(fā)中必須面對(duì)、難度很高的問題。作者結(jié)合多年的工作經(jīng)驗(yàn)編寫了本書，書中深入剖析了其實(shí)現(xiàn)原理和技術(shù)細(xì)節(jié)，并提供了使用方法和實(shí)例。
目錄 第1章概述
1.1可編程邏輯器件與PLD開發(fā)工具
1.1.1可編程邏輯器件
1.1.2可編程邏輯器件的發(fā)展歷史
1.1.3PLD開發(fā)工具
1.2FPGA工作原理與開發(fā)流程
1.3可編程技術(shù)
1.3.1SRAM編程技術(shù)
1.3.2Flash／E2PROM編程技術(shù)
1.3.3反熔絲編程技術(shù)
1.3.4編程技術(shù)比較
1.4FPGA芯片結(jié)構(gòu)
1.4.1可編程輸入/輸出單元（IOB）
1.4.2可配置邏輯塊（CLB）
1.4.3數(shù)字時(shí)鐘管理模塊（DCM）
1.4.4嵌入塊式RAM（BRAM）
1.4.5布線資源
1.4.6內(nèi)嵌功能單元
1.4.7內(nèi)嵌*硬核
1.4.8軟核、硬核及固核的概念
1.5Xilinx公司FPGA介紹
1.5.1Spartan系列
1.5.2Virtex系列
第2章FPGA設(shè)計(jì)思想
2.1可綜合設(shè)計(jì)思想
2.1.1VHDL語言概述
2.1.2設(shè)計(jì)層次
2.1.3可綜合描述規(guī)范
2.1.4組合邏輯電路可綜合設(shè)計(jì)
2.1.5時(shí)序邏輯電路可綜合設(shè)計(jì)
2.2面積與速度互換思想
2.2.1利用層次化設(shè)計(jì)控制設(shè)計(jì)結(jié)構(gòu)
2.2.2if語句和case語句控制實(shí)現(xiàn)結(jié)構(gòu)
2.2.3減少關(guān)鍵路徑的邏輯級(jí)數(shù)
2.2.4流水線Pipelining
2.2.5串行轉(zhuǎn)并行處理
2.2.6組合邏輯和時(shí)序邏輯分離
2.3時(shí)鐘設(shè)計(jì)思想
2.3.1工作時(shí)鐘模型
2.3.2全局時(shí)鐘
2.3.3門控時(shí)鐘
2.3.4多級(jí)邏輯時(shí)鐘
2.3.5行波時(shí)鐘
2.3.6多時(shí)鐘系統(tǒng)
2.3.7Xilinx FPGA中的時(shí)鐘資源
2.3.8時(shí)序約束
2.4同步設(shè)計(jì)思想
2.4.1異步電路和同步電路
2.4.2一般組合邏輯的同步設(shè)計(jì)
2.4.3二次時(shí)鐘的同步設(shè)計(jì)
2.4.4多時(shí)鐘系統(tǒng)的同步設(shè)計(jì)
2.4.5非同源時(shí)鐘同步化(D觸發(fā)器使能信號(hào)的合理使用)
2.4.6數(shù)據(jù)接口同步設(shè)計(jì)
2.5延時(shí)電路設(shè)計(jì)思想
2.6復(fù)位電路設(shè)計(jì)思想
2.6.1同步復(fù)位
2.6.2異步復(fù)位
2.6.3觸發(fā)器組模塊的復(fù)位
2.6.4復(fù)位電路的同步化方法
2.7抗干擾設(shè)計(jì)思想
2.7.1干擾產(chǎn)生的原因
2.7.2干擾抑制設(shè)計(jì)方法
2.7.3基于采樣法的串口通信設(shè)計(jì)
2.8可靠性設(shè)計(jì)檢查單
第3章高速數(shù)據(jù)傳輸設(shè)計(jì)
3.1概述
3.1.1高速數(shù)據(jù)通信的發(fā)展現(xiàn)狀
3.1.2幾種高速數(shù)據(jù)通信方案簡(jiǎn)介
3.2高速數(shù)據(jù)傳輸中的同步技術(shù)
3.2.1同步方法及其特點(diǎn)
3.2.2同步方式比較及對(duì)數(shù)據(jù)通信的影響
3.3FPGA對(duì)同步技術(shù)的支持
3.3.1動(dòng)態(tài)相位調(diào)整技術(shù)
3.3.2基于ChipSync的動(dòng)態(tài)相位調(diào)整方法
3.3.3串行收發(fā)器SERDES（ISERDES和OSERDES）
3.4應(yīng)用實(shí)例——基于SERDES的多路高速同步傳輸系統(tǒng)
3.4.1系統(tǒng)方案
3.4.2發(fā)送模塊
3.4.3接收模塊
3.5基于RocketIO的高速數(shù)據(jù)傳輸系統(tǒng)
3.5.1自同步通信系統(tǒng)架構(gòu)
3.5.2RocketIO簡(jiǎn)介
3.5.3基于標(biāo)準(zhǔn)協(xié)議的可靠通信模型
3.5.4應(yīng)用實(shí)例——基于自定義協(xié)議的即時(shí)傳輸系統(tǒng)
3.6高速數(shù)據(jù)通信的加固設(shè)計(jì)
3.6.1數(shù)據(jù)通信加固的概念
3.6.2交織漢明碼原理及其性能分析
3.6.3基于交織漢明碼的高速通信加固設(shè)計(jì)
3.7LVDS應(yīng)用設(shè)計(jì)
3.7.1LVDS簡(jiǎn)介
3.7.2LVDS系統(tǒng)設(shè)計(jì)
第4章Xilinx FPGA高級(jí)配置管理
4.1配置模式
4.1.1配置接口及配置模式
4.1.2配置引腳
4.1.3SelectMAP接口
4.1.4和配置相關(guān)的BitGen選項(xiàng)
4.2配置電路
4.2.1配置時(shí)的電源要求
4.2.2常用配置存儲(chǔ)器介紹
4.2.3主串模式配置電路
4.2.4主從模式配置電路
4.2.5SelectMAP模式配置電路
4.3FPGA配置過程
4.3.1配置數(shù)據(jù)流加載過程
4.3.2從串模式配置過程
4.3.3SelectMAP模式配置數(shù)據(jù)加載
4.3.4延時(shí)加載
4.4配置命令分析
4.4.1配置幀
4.4.2配置數(shù)據(jù)流類型
4.4.3配置幀尋址方式
4.4.4配置寄存器
4.4.5配置命令執(zhí)行過程分析
4.4.6配置數(shù)據(jù)解析程序
4.5配置內(nèi)存回讀
4.5.1回讀準(zhǔn)備設(shè)計(jì)
4.5.2回讀指令序列
4.5.3回讀數(shù)據(jù)校驗(yàn)
4.6配置內(nèi)存重構(gòu)（刷新）
4.6.1SelectMAP模式下重構(gòu)流程
4.6.2刷新對(duì)系統(tǒng)功能的影響
4.7SelectMAP接口下重配置實(shí)現(xiàn)代碼
4.8配置數(shù)據(jù)文件格式分析
4.8.1字節(jié)格式
4.8.2文件格式
第5章空間應(yīng)用可靠性設(shè)計(jì)
5.1集成電路單粒子效應(yīng)的機(jī)理
5.2單粒子翻轉(zhuǎn)故障模式
5.3SRAM型FPGA單粒子問題的緩解措施
5.3.1循環(huán)加電
5.3.2配置管理
5.3.3Xilinx三模冗余
5.3.4器件冗余
5.4三模冗余設(shè)計(jì)方法介紹
5.4.1三模冗余原理
5.4.2TMR Tool工具介紹
5.4.3TMR Tool設(shè)計(jì)流程
5.4.4創(chuàng)建一個(gè)ISE工程完成三模冗余前的設(shè)計(jì)
5.4.5創(chuàng)建一個(gè)TMR Tool工程產(chǎn)生三模冗余后的網(wǎng)表
5.4.6創(chuàng)建第二個(gè)ISE工程完成三模冗余后的設(shè)計(jì)
5.4.7三模冗余技術(shù)問題分析
5.5Half?Latch處理
5.6異步FIFO處理
5.7配置、刷新一體化方法
5.7.1實(shí)現(xiàn)電路
5.7.2工作流程及控制時(shí)序
5.7.3SelectMAP接口Active刷新實(shí)現(xiàn)
第6章分區(qū)設(shè)計(jì)
6.1為什么使用分區(qū)設(shè)計(jì)
6.2分區(qū)與SmartGuide
6.3如何使用分區(qū)
6.4用Synplify 8.8.1實(shí)現(xiàn)分區(qū)
6.5分區(qū)保留級(jí)別
6.6分區(qū)保留
6.7對(duì)分區(qū)進(jìn)行布局規(guī)劃
6.8刪除分區(qū)
6.9結(jié)論
第7章高效驗(yàn)證（TestBench）設(shè)計(jì)
7.1為什么要進(jìn)行仿真驗(yàn)證
7.2仿真驗(yàn)證程序設(shè)計(jì)
7.2.1仿真的三個(gè)階段
7.2.2仿真的注意事項(xiàng)
7.2.3仿真程序結(jié)構(gòu)
7.3使用TestBench對(duì)設(shè)計(jì)進(jìn)行仿真
7.4雙向總線信號(hào)仿真
7.5基于TEXTIO的交互式仿真
7.5.1基于TEXTIO的測(cè)試程序
7.5.2TEXTIO
7.5.3基于TEXTIO的交互式仿真實(shí)例
7.6幾種常用的FPGA系數(shù)表文件產(chǎn)生方法
7.6.1濾波器系數(shù)表
7.6.2RAM系數(shù)表
7.6.3I/O文件
第8章綜合實(shí)例——數(shù)字DBF系統(tǒng)
8.1系統(tǒng)實(shí)現(xiàn)結(jié)構(gòu)
8.2數(shù)字下變頻（DDC）
8.3數(shù)據(jù)傳輸模塊
8.4波束形成的實(shí)現(xiàn)
附錄A類型轉(zhuǎn)換
附錄B文件操作
附錄C常用元件的規(guī)范化設(shè)計(jì)示例
附錄DFPGA設(shè)計(jì)流程
參考文獻(xiàn)
目錄
品牌：圖書
| 商品基本信息，請(qǐng)以下列介紹為準(zhǔn) | |
| 商品名稱： | Xilinx FPGA高級(jí)設(shè)計(jì)及應(yīng)用 |
| 作者： | 湯琦 蔣軍敏 |
| 市場(chǎng)價(jià)： | 49元 |
| 文軒網(wǎng)價(jià)： | 39.2元【80折】 |
| ISBN號(hào)： | 9787121166266 |
| 出版社： | 電子工業(yè)出版社 |
| 商品類型： | 圖書 |
| 其他參考信息（以實(shí)物為準(zhǔn)） | ||
| 裝幀：平裝 | 開本：16開 | 語種：中文 |
| 出版時(shí)間：2012-04-01 | 版次：1 | 頁數(shù)：284 |
| 印刷時(shí)間：2012-04-01 | 印次：1 | 字?jǐn)?shù)：473.61千字 |
| 內(nèi)容簡(jiǎn)介 | |
| 本書用簡(jiǎn)潔的語言向讀者展示了FPGA高質(zhì)量和可靠性設(shè)計(jì)中必須掌握的概念、思想和設(shè)計(jì)方法，如FPGA設(shè)計(jì)思想、高速數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)、高級(jí)配置管理、空間應(yīng)用可靠性設(shè)計(jì)、分區(qū)設(shè)計(jì)和高效測(cè)試系統(tǒng)設(shè)計(jì)等。本書來源于工程實(shí)際，選取的專題都是實(shí)際工程開發(fā)中必須面對(duì)、難度很高的問題。作者結(jié)合多年的工作經(jīng)驗(yàn)編寫了本書，書中深入剖析了其實(shí)現(xiàn)原理和技術(shù)細(xì)節(jié)，并提供了使用方法和實(shí)例。 |
| 目錄 | |
| 第1章概述 1.1可編程邏輯器件與PLD開發(fā)工具 1.1.1可編程邏輯器件 1.1.2可編程邏輯器件的發(fā)展歷史 1.1.3PLD開發(fā)工具 1.2FPGA工作原理與開發(fā)流程 1.3可編程技術(shù) 1.3.1SRAM編程技術(shù) 1.3.2Flash／E2PROM編程技術(shù) 1.3.3反熔絲編程技術(shù) 1.3.4編程技術(shù)比較 1.4FPGA芯片結(jié)構(gòu) 1.4.1可編程輸入/輸出單元（IOB） 1.4.2可配置邏輯塊（CLB） 1.4.3數(shù)字時(shí)鐘管理模塊（DCM） 1.4.4嵌入塊式RAM（BRAM） 1.4.5布線資源 1.4.6內(nèi)嵌功能單元 1.4.7內(nèi)嵌*硬核 1.4.8軟核、硬核及固核的概念 1.5Xilinx公司FPGA介紹 1.5.1Spartan系列 1.5.2Virtex系列 第2章FPGA設(shè)計(jì)思想 2.1可綜合設(shè)計(jì)思想 2.1.1VHDL語言概述 2.1.2設(shè)計(jì)層次 2.1.3可綜合描述規(guī)范 2.1.4組合邏輯電路可綜合設(shè)計(jì) 2.1.5時(shí)序邏輯電路可綜合設(shè)計(jì) 2.2面積與速度互換思想 2.2.1利用層次化設(shè)計(jì)控制設(shè)計(jì)結(jié)構(gòu) 2.2.2if語句和case語句控制實(shí)現(xiàn)結(jié)構(gòu) 2.2.3減少關(guān)鍵路徑的邏輯級(jí)數(shù) 2.2.4流水線Pipelining 2.2.5串行轉(zhuǎn)并行處理 2.2.6組合邏輯和時(shí)序邏輯分離 2.3時(shí)鐘設(shè)計(jì)思想 2.3.1工作時(shí)鐘模型 2.3.2全局時(shí)鐘 2.3.3門控時(shí)鐘 2.3.4多級(jí)邏輯時(shí)鐘 2.3.5行波時(shí)鐘 2.3.6多時(shí)鐘系統(tǒng) 2.3.7Xilinx FPGA中的時(shí)鐘資源 2.3.8時(shí)序約束 2.4同步設(shè)計(jì)思想 2.4.1異步電路和同步電路 2.4.2一般組合邏輯的同步設(shè)計(jì) 2.4.3二次時(shí)鐘的同步設(shè)計(jì) 2.4.4多時(shí)鐘系統(tǒng)的同步設(shè)計(jì) 2.4.5非同源時(shí)鐘同步化(D觸發(fā)器使能信號(hào)的合理使用) 2.4.6數(shù)據(jù)接口同步設(shè)計(jì) 2.5延時(shí)電路設(shè)計(jì)思想 2.6復(fù)位電路設(shè)計(jì)思想 2.6.1同步復(fù)位 2.6.2異步復(fù)位 2.6.3觸發(fā)器組模塊的復(fù)位 2.6.4復(fù)位電路的同步化方法 2.7抗干擾設(shè)計(jì)思想 2.7.1干擾產(chǎn)生的原因 2.7.2干擾抑制設(shè)計(jì)方法 2.7.3基于采樣法的串口通信設(shè)計(jì) 2.8可靠性設(shè)計(jì)檢查單 第3章高速數(shù)據(jù)傳輸設(shè)計(jì) 3.1概述 3.1.1高速數(shù)據(jù)通信的發(fā)展現(xiàn)狀 3.1.2幾種高速數(shù)據(jù)通信方案簡(jiǎn)介 3.2高速數(shù)據(jù)傳輸中的同步技術(shù) 3.2.1同步方法及其特點(diǎn) 3.2.2同步方式比較及對(duì)數(shù)據(jù)通信的影響 3.3FPGA對(duì)同步技術(shù)的支持 3.3.1動(dòng)態(tài)相位調(diào)整技術(shù) 3.3.2基于ChipSync的動(dòng)態(tài)相位調(diào)整方法 3.3.3串行收發(fā)器SERDES（ISERDES和OSERDES） 3.4應(yīng)用實(shí)例——基于SERDES的多路高速同步傳輸系統(tǒng) 3.4.1系統(tǒng)方案 3.4.2發(fā)送模塊 3.4.3接收模塊 3.5基于RocketIO的高速數(shù)據(jù)傳輸系統(tǒng) 3.5.1自同步通信系統(tǒng)架構(gòu) 3.5.2RocketIO簡(jiǎn)介 3.5.3基于標(biāo)準(zhǔn)協(xié)議的可靠通信模型 3.5.4應(yīng)用實(shí)例——基于自定義協(xié)議的即時(shí)傳輸系統(tǒng) 3.6高速數(shù)據(jù)通信的加固設(shè)計(jì) 3.6.1數(shù)據(jù)通信加固的概念 3.6.2交織漢明碼原理及其性能分析 3.6.3基于交織漢明碼的高速通信加固設(shè)計(jì) 3.7LVDS應(yīng)用設(shè)計(jì) 3.7.1LVDS簡(jiǎn)介 3.7.2LVDS系統(tǒng)設(shè)計(jì) 第4章Xilinx FPGA高級(jí)配置管理 4.1配置模式 4.1.1配置接口及配置模式 4.1.2配置引腳 4.1.3SelectMAP接口 4.1.4和配置相關(guān)的BitGen選項(xiàng) 4.2配置電路 4.2.1配置時(shí)的電源要求 4.2.2常用配置存儲(chǔ)器介紹 4.2.3主串模式配置電路 4.2.4主從模式配置電路 4.2.5SelectMAP模式配置電路 4.3FPGA配置過程 4.3.1配置數(shù)據(jù)流加載過程 4.3.2從串模式配置過程 4.3.3SelectMAP模式配置數(shù)據(jù)加載 4.3.4延時(shí)加載 4.4配置命令分析 4.4.1配置幀 4.4.2配置數(shù)據(jù)流類型 4.4.3配置幀尋址方式 4.4.4配置寄存器 4.4.5配置命令執(zhí)行過程分析 4.4.6配置數(shù)據(jù)解析程序 4.5配置內(nèi)存回讀 4.5.1回讀準(zhǔn)備設(shè)計(jì) 4.5.2回讀指令序列 4.5.3回讀數(shù)據(jù)校驗(yàn) 4.6配置內(nèi)存重構(gòu)（刷新） 4.6.1SelectMAP模式下重構(gòu)流程 4.6.2刷新對(duì)系統(tǒng)功能的影響 4.7SelectMAP接口下重配置實(shí)現(xiàn)代碼 4.8配置數(shù)據(jù)文件格式分析 4.8.1字節(jié)格式 4.8.2文件格式 第5章空間應(yīng)用可靠性設(shè)計(jì) 5.1集成電路單粒子效應(yīng)的機(jī)理 5.2單粒子翻轉(zhuǎn)故障模式 5.3SRAM型FPGA單粒子問題的緩解措施 5.3.1循環(huán)加電 5.3.2配置管理 5.3.3Xilinx三模冗余 5.3.4器件冗余 5.4三模冗余設(shè)計(jì)方法介紹 5.4.1三模冗余原理 5.4.2TMR Tool工具介紹 5.4.3TMR Tool設(shè)計(jì)流程 5.4.4創(chuàng)建一個(gè)ISE工程完成三模冗余前的設(shè)計(jì) 5.4.5創(chuàng)建一個(gè)TMR Tool工程產(chǎn)生三模冗余后的網(wǎng)表 5.4.6創(chuàng)建第二個(gè)ISE工程完成三模冗余后的設(shè)計(jì) 5.4.7三模冗余技術(shù)問題分析 5.5Half?Latch處理 5.6異步FIFO處理 5.7配置、刷新一體化方法 5.7.1實(shí)現(xiàn)電路 5.7.2工作流程及控制時(shí)序 5.7.3SelectMAP接口Active刷新實(shí)現(xiàn) 第6章分區(qū)設(shè)計(jì) 6.1為什么使用分區(qū)設(shè)計(jì) 6.2分區(qū)與SmartGuide 6.3如何使用分區(qū) 6.4用Synplify 8.8.1實(shí)現(xiàn)分區(qū) 6.5分區(qū)保留級(jí)別 6.6分區(qū)保留 6.7對(duì)分區(qū)進(jìn)行布局規(guī)劃 6.8刪除分區(qū) 6.9結(jié)論 第7章高效驗(yàn)證（TestBench）設(shè)計(jì) 7.1為什么要進(jìn)行仿真驗(yàn)證 7.2仿真驗(yàn)證程序設(shè)計(jì) 7.2.1仿真的三個(gè)階段 7.2.2仿真的注意事項(xiàng) 7.2.3仿真程序結(jié)構(gòu) 7.3使用TestBench對(duì)設(shè)計(jì)進(jìn)行仿真 7.4雙向總線信號(hào)仿真 7.5基于TEXTIO的交互式仿真 7.5.1基于TEXTIO的測(cè)試程序 7.5.2TEXTIO 7.5.3基于TEXTIO的交互式仿真實(shí)例 7.6幾種常用的FPGA系數(shù)表文件產(chǎn)生方法 7.6.1濾波器系數(shù)表 7.6.2RAM系數(shù)表 7.6.3I/O文件 第8章綜合實(shí)例——數(shù)字DBF系統(tǒng) 8.1系統(tǒng)實(shí)現(xiàn)結(jié)構(gòu) 8.2數(shù)字下變頻（DDC） 8.3數(shù)據(jù)傳輸模塊 8.4波束形成的實(shí)現(xiàn) 附錄A類型轉(zhuǎn)換 附錄B文件操作 附錄C常用元件的規(guī)范化設(shè)計(jì)示例 附錄DFPGA設(shè)計(jì)流程 參考文獻(xiàn) |
同類熱銷圖書
| 書名 | 作者 | 出版社 | 價(jià)格 | 購買 |
| PLC職業(yè)技能培訓(xùn)及視頻精講——三菱FX 系列(附光盤) | 張運(yùn)剛，宋.. | 人民郵電出版社 | ￥58.00￥46.40 |
詳情 |
| PLC運(yùn)動(dòng)控制實(shí)例及解析 （松下） | 常斗南 主.. | 機(jī)械工業(yè)出版社 | ￥26.00￥19.50 |
詳情 |
| LED照明設(shè)計(jì)及工程案例 | 房海明，肖.. | 化學(xué)工業(yè)出版社 | ￥48.00￥41.20 |
詳情 |
| 助理電子商務(wù)師國家職業(yè)資格考試（三級(jí)）（培訓(xùn)教程） | 《助理電子.. | 中央廣播電視大學(xué).. | ￥48.00￥34.90 |
詳情 |
| PLC與變頻器應(yīng)用技術(shù)項(xiàng)目教程 （西門子） | 段剛 主編 | 機(jī)械工業(yè)出版社 | ￥25.00￥18.70 |
詳情 |
| 維修電工(初級(jí)職業(yè)技能訓(xùn)練用書) | 王建 等主.. | 機(jī)械工業(yè)出版社 | ￥19.00￥13.80 |
詳情 |
| 電工作業(yè)(特種作業(yè)人員安全技術(shù)復(fù)審教材) | 楊有啟 主.. | 中國勞動(dòng)社會(huì)保障.. | ￥15.00￥12.00 |
詳情 |
| 家用電器產(chǎn)品維修工（基礎(chǔ)知識(shí)）——國家職業(yè)資格培訓(xùn)教程 | 中國就業(yè)培.. | 中國勞動(dòng)社會(huì)保障.. | ￥36.00￥27.40 |
詳情 |
| 激光原理與技術(shù)(職業(yè)技術(shù)教育“十二五”課程改革規(guī)劃教材.. | 施亞齊 主.. | 華中科技大學(xué)出版.. | ￥22.80￥15.80 |
詳情 |
| 電子產(chǎn)品制作與調(diào)試(廖軼涵) | 廖軼涵 主.. | 化學(xué)工業(yè)出版社 | ￥24.00￥18.20 |
詳情 |
| 維修電工職業(yè)技能鑒定指導(dǎo)/職業(yè)技能鑒定叢書 | 張栩 主編 | 高等教育出版社 | ￥16.90￥13.20 |
詳情 |
| (教材)模擬電子技術(shù)(鐵路職業(yè)教育鐵道部規(guī)劃教材) | 王彥 主編 | 中國鐵道出版社 | ￥19.50￥15.60 |
詳情 |
| 家用電熱器具與電動(dòng)器具維修工(初級(jí)中級(jí)高級(jí))/職業(yè)技能鑒.. | 《職業(yè)技能.. | 中國勞動(dòng)社會(huì)保障.. | ￥21.50￥16.10 |
詳情 |
| 電子綜合電路設(shè)計(jì)與安裝調(diào)試(電氣自動(dòng)化技術(shù)金藍(lán)領(lǐng)技師教.. | 徐麗萍 主.. | 中國勞動(dòng)社會(huì)保障.. | ￥37.00￥30.60 |
詳情 |
| 內(nèi)外線電工工藝/職業(yè)技能培訓(xùn)教材 | 勞動(dòng)和社會(huì).. | 中國勞動(dòng)社會(huì)保障.. | ￥18.00￥13.70 |
詳情 |
| 電工與電子基礎(chǔ)/中級(jí)電工培訓(xùn)教材 | 勞動(dòng)和社會(huì).. | 中國勞動(dòng)社會(huì)保障.. | ￥19.00￥14.40 |
詳情 |
| 維修電工技能(農(nóng)村勞動(dòng)力轉(zhuǎn)移技能培訓(xùn)用書) | 王兆晶 主.. | 機(jī)械工業(yè)出版社 | ￥17.00￥12.30 |
詳情 |
| 電工學(xué)/職業(yè)技術(shù)教育機(jī)電類規(guī)劃教材 | 丁承浩 主.. | 機(jī)械工業(yè)出版社 | ￥21.00￥15.70 |
詳情 |
| 2009年全國大學(xué)生電子設(shè)計(jì)競(jìng)賽試題剖析 | 高吉祥 主.. | 電子工業(yè)出版社 | ￥29.00￥21.70 |
詳情 |
| 等離子彩電快修技能圖解精答 | 張新德 等.. | 機(jī)械工業(yè)出版社 | ￥30.00￥21.10 |
詳情 |
| 無線電裝接技能 | 董武，盧津.. | 福建科技出版社 | ￥10.00￥6.70 |
詳情 |
| 電子政務(wù)（第二版） | 楊路明 等.. | 電子工業(yè)出版社 | ￥38.00￥27.60 |
詳情 |
| 單片機(jī)實(shí)戰(zhàn)項(xiàng)目教程 | 高建國 主.. | 華中科技大學(xué)出版.. | ￥22.80￥15.80 |
詳情 |
| PLC運(yùn)動(dòng)控制實(shí)例及解析 （西門子） | 常斗南 主.. | 機(jī)械工業(yè)出版社 | ￥24.00￥21.90 |
詳情 |
| 現(xiàn)代電子工藝 | 王天曦，王.. | 清華大學(xué)出版社 | ￥49.80￥37.80 |
詳情 |
