計算機組成與系統(tǒng)結(jié)構(gòu)(第2版) ..
- 所屬分類:
計算機培訓(xùn)..
- 作者:
- 出版社:
- ISBN:9787560964379
- 出版日期:
-
原價:
¥39.80元
現(xiàn)價:¥0.00元
-
本書信息由合作網(wǎng)站提供,請前往以下網(wǎng)站購買: 京東商城
當(dāng)當(dāng)網(wǎng)
圖書簡介
品牌:圖書詳情
商品基本信息,請以下列介紹為準(zhǔn) 商品名稱: 計算機組成與系統(tǒng)結(jié)構(gòu)(第2版) 作者: 市場價: 39.8元 文軒網(wǎng)價: 31.4元【79折】 ISBN號: 9787560964379 出版社: 華中科技大學(xué)出版社 商品類型: 圖書
其他參考信息(以實物為準(zhǔn)) 裝幀: 開本: 語種: 出版時間:2010-09-01 版次:1 頁數(shù): 印刷時間:2011-08-01 印次:1 字?jǐn)?shù):
主編推薦 《計算機組成與系統(tǒng)結(jié)構(gòu)(第2版)》:普通高等教育“十二五”規(guī)劃教材,高等院校計算機系列教材。
內(nèi)容簡介 《計算機組成與系統(tǒng)結(jié)構(gòu)(第2版)》包括“計算機組成原理”和“系統(tǒng)結(jié)構(gòu)”兩門課程的主要內(nèi)容,力求與當(dāng)代先進的計算機科學(xué)與技術(shù)相結(jié)合,全書共分為12章:計算機系統(tǒng)概論、數(shù)據(jù)的表示方法和數(shù)據(jù)校驗、運算方法及算術(shù)邏輯運算部件、主存儲器與Cache、指令系統(tǒng)的設(shè)計、中央處理器(CPU)與設(shè)計(流水線CPU和多核CPU)、輔助存儲器與虛擬存儲器、系統(tǒng)總線、輸入/輸出(I/O)系統(tǒng)、輸入/輸出(I/O)設(shè)備、流水線與流水處理機、并行技術(shù)與多處理機等。本教材根據(jù)計算機科學(xué)的理論、抽象和設(shè)計三種形態(tài),力求貫徹“一條紅線,三個結(jié)合”,以符合社會的需要,適用、實用、能用、通用,方便教學(xué)和自學(xué),形成完整的知識體系結(jié)構(gòu),培養(yǎng)學(xué)生的初步設(shè)計能力為紅線貫通全書。堅持理論知識與實際應(yīng)用相結(jié)合,抽象概念與基本原理相結(jié)合,設(shè)計技術(shù)與功能部件相結(jié)合。
《計算機組成與系統(tǒng)結(jié)構(gòu)(第2版)》內(nèi)容全面新穎、結(jié)構(gòu)合理、概念清楚、講述嚴(yán)謹(jǐn)、邏輯性強,可作為普通高等院校的計算機專業(yè)及相關(guān)專業(yè)學(xué)生學(xué)習(xí)“計算機組成原理”和“系統(tǒng)結(jié)構(gòu)”課程的教科書,也可作高等職業(yè)技術(shù)院校的有關(guān)計算機專業(yè)學(xué)生學(xué)習(xí)“計算機組成原理”課程的教科書,還可供從事計算機研發(fā)的工程技術(shù)人員參考。
目錄 第1章計算機系統(tǒng)概論
1.1電子計算機的發(fā)展概況
1.1.1計算機的產(chǎn)生
1.2國外計算機發(fā)展簡介
1.1.3中國計算機發(fā)展簡介
1.1.4計算機的發(fā)展趨勢
1.2計算機的分類、特點和技術(shù)指標(biāo)
1.2.1計算機的分類
1.2.2計算機的特點
1.2.3計算機的主要技術(shù)指標(biāo)
1.3計算機基本結(jié)構(gòu)及設(shè)計思想
1.3.1馮·諾依曼計算機的設(shè)計思想
1.3.2計算機的基本結(jié)構(gòu)
1.4計算機的軟件與計算機的工作過程
1.4.1軟件的發(fā)展演變
1.4.2計算機的工作過程
1.5計算機軟件與硬件的邏輯等價性
1.6計算機系統(tǒng)結(jié)構(gòu)的基本概念
1.6.1計算機的層次結(jié)構(gòu)
1.6.2計算機組成與系統(tǒng)結(jié)構(gòu)的概念
1.6.3計算機系統(tǒng)結(jié)構(gòu)中并行性的發(fā)展
1.7計算機的應(yīng)用
習(xí)題
第2章數(shù)據(jù)的表示方法和數(shù)據(jù)校驗
2.1數(shù)據(jù)的表示方法及其轉(zhuǎn)換
2.1.1數(shù)制
2.1.2計算機為什么采用二進制
2.1.3不同數(shù)制問的數(shù)據(jù)轉(zhuǎn)換
2.1.4數(shù)據(jù)符號的表示
2.1.5十進制數(shù)的編碼與運算
2.2無符號數(shù)和有符號數(shù)
2.2.1無符號數(shù)
2.2.2有符號數(shù)及其編碼
2.3定點數(shù)和浮點數(shù)
2.3.1數(shù)的定點表示
2.3.2數(shù)的浮點表示
2.3.3IEEE754標(biāo)準(zhǔn)
2.4非數(shù)值數(shù)據(jù)的表示方法
2.4.1邏輯數(shù)據(jù)
2.4.2字符的表示方法
2.4.3漢字的表示方法
2.4.4其他信息的表示
2.5數(shù)據(jù)校驗
2.5.1奇偶校驗
2.5.2海明碼校驗
2.5.3循環(huán)冗余校驗
習(xí)題二
第3章運算方法及運算部件
3.1二進制串行加法器和十進制加法器
3.2定點數(shù)的運算
3.2.1定點補碼加、減運算
3.2.2加、減運算的溢出處理
3.3定點數(shù)乘法運算
3.3.1定點數(shù)的位移運算
3.3.2原碼一位乘法和兩位乘法
3.3.3補碼一位乘法和兩位乘法
3.3.4陣列乘法器
3.4定點數(shù)除法運算
3.4.1原碼一位除法
3.4.2原碼加減交替除法
3.4.3補碼一位除法
3.4.4陣列除法器
3.5定點運算器的組成與結(jié)構(gòu)
3.5.1二進制并行加法器
3.5.2多功能算術(shù)邏輯單元SN74181
3.5.3雙極型位片式運算器AM29c101
3.5.4定點運算器的基本結(jié)構(gòu)
3.6浮點數(shù)的運算方法與浮點運算器
3.6.1浮點數(shù)的加、減運算
3.6.2浮點數(shù)的乘、除法運算
3.6.3浮點運算器的組成
習(xí)題三
第4章主存儲器與Cache
4.1存儲器系統(tǒng)概述
4.1.1存儲器系統(tǒng)的Cache-主存層次結(jié)構(gòu)
4.1.2存儲器分類
4.1.3主存儲器的主要性能指標(biāo)
4.2半導(dǎo)體讀/寫存儲器
4.2.1靜態(tài)隨機讀/寫存儲器(SRAM)
4.2.2動態(tài)隨機讀/寫存儲器(DRAM)
4.2.3存儲器芯片的讀/寫時序
4.2.4DRAM的刷新
4.3半導(dǎo)體只讀存儲器和閃速存儲器
4.3.1固定掩膜只讀存儲器(ROM)
4.3.2一次編程只讀存儲器(PROM)
4.3.3可擦除可編程只讀存儲器(EPROM)
4.3.4閃速存儲器
4.4主存儲器的組成與設(shè)計
4.4.1主存儲器存儲單元的分配
4.4.2主存儲器與CPU的連接
4.4.3主存儲器的設(shè)計
4.5并行讀/寫存儲器
4.5.1雙端口存儲器
4.5.2單體多字存儲器
4.5.3多體交叉存儲器
4.6相聯(lián)存儲器
4.6.1相聯(lián)存儲器的基本原理
4.6.2相聯(lián)存儲器的基本組成
4.7高速緩沖存儲器(Cache)
4.7.1Cache的功能
4.7.2cache的基本原理及結(jié)構(gòu)
4.7.3Cache的讀/寫操作和命中率
4.7.4地址映像
4.7.5替換算法
4.7.6PentiumⅡ的Cache組織
習(xí)題四
第5章指令系統(tǒng)的設(shè)計
5.1指令系統(tǒng)的作用和性能要求
5.1.1指令系統(tǒng)的作用
5.1.2對指令系統(tǒng)的性能要求
5.2機器指令的設(shè)計要素
5.2.1機器指令的組成要素
5.2.2指令的表示和類型
5.2.3指令集應(yīng)考慮的各種因素
5.3指令的基本格式
5.3.1指令的一般格式
5.3.2操作碼的編碼技術(shù)
5.3.3地址碼的安排
5.3.4指令的字長
5.4操作類型和操作數(shù)類型
5.4.1操作類型
5.4.2操作數(shù)類型
5.5指令尋址方式和操作數(shù)尋址方式
5.5.1指令尋址方式(包括順序?qū)ぶ、跳躍尋址)
5.5.2操作數(shù)尋址方式
5.6CISC和RISC的指令系統(tǒng)
5.6.1復(fù)雜指令系統(tǒng)計算機CISC
5.6.2精簡指令系統(tǒng)計算機RISC
5.6.3RISC和CISC的比較
習(xí)題五
第6章中央處理器與設(shè)計
6.1CPU的基本功能與結(jié)構(gòu)
6.1.1CPU的基本功能
6.1.2CPU的基本結(jié)構(gòu)
6.1.3算術(shù)/邏輯運算器的功能
6.1.4控制器的結(jié)構(gòu)及功能
6.1.5寄存器與總線接口
6.2時序與控制
6.2.1指令周期
6.2.2時序信號發(fā)生器
6.2.3控制方式
6.3硬布線控制器的組成與設(shè)計
6.3.1基本概念
6.3.2硬布線控制器的基本原理
6.3.3硬布線控制器的設(shè)計步驟
6.3.4硬布線控制器設(shè)計舉例
6.3.5陣列邏輯控制器
6.3.6指令執(zhí)行過程舉例
6.4微程序控制器結(jié)構(gòu)原理
6.4.1微程序控制的基本概念
6.4.2微程序控制器的基本結(jié)構(gòu)
6.4.3微程序控制的基本原理
6.4.4微程序控制器和硬布線控制器的比較
6.5微程序設(shè)計技術(shù)
6.5.1微指令的編碼方式
6.5.2微地址的形成方法
6.5.3微指令的格式
6.S.4微程序設(shè)計舉例
6.6流水線式CPU
6.6.1并行處理技術(shù)
6.6.2流水線式CPU的結(jié)構(gòu)
6.6.3流水線中的主要問題及解決方法
6.7CPU舉例
6.7.1早期Intel系列CPU簡介
6.7.2早期Pentium系列CPU
6.7.3RISC處理器
6.8多核處理器
6.8.1為什么要發(fā)展多核處理器
6.8.2多核處理器的技術(shù)關(guān)鍵
習(xí)題六
第7章輔存與虛擬存儲器系統(tǒng)
7.1存儲器系統(tǒng)的層次結(jié)構(gòu)
7.1.1局部性原理
7.1.2多級存儲器體系結(jié)構(gòu)
7.1.3主存-輔存層次結(jié)構(gòu)
7.1.4三級存儲層次結(jié)構(gòu)
7.2輔助存儲器
7.2.1磁表面記錄原理及記錄方式
7.2.2磁盤存儲器
7.2.3磁帶存儲器
7.2.4光盤存儲器
7.3微型可移動U盤和SSD固態(tài)硬盤
7.3.1微型司移動U盤
7.3.2SSD固態(tài)硬盤
7.4虛擬存儲器技術(shù)
7.4.1虛擬存儲器的基本概念
7.4.2虛擬存儲器的管理方式
7.4.3虛擬存儲器的工作過程
習(xí)題七
第8章系統(tǒng)總線及其互連結(jié)構(gòu)
8.1計算機系統(tǒng)的互連結(jié)構(gòu)
8.2總線的基本概念
8.2.1總線的作用及分類
8.2.2總線的特性與標(biāo)準(zhǔn)
8.2.3總線的連接方式
8.2.4總線的數(shù)據(jù)傳送方式
8.3總線仲裁和協(xié)議
8.3.1總線仲裁
8.3.2總線協(xié)議
8.4PCI總線
8.4.1PCI總線的特點
8.4.2PCI總線信號定義
8.4.3PCI總線周期類型和操作
8.4.4PCI總線仲裁器
8.5外部通信總線
8.5.1RS-232C串行通信總線
8.5.2通用串行總線USB
8。6總線設(shè)計要素
習(xí)題八
第9章輸入/輸出組成與設(shè)計
9.1輸入/輸出系統(tǒng)概述
9.1.1I/O接口的基本功能
9.1.2I/O接口的基本組成
9.1.3I/O設(shè)備的編址方式
9.1.4I/O接口的類型
9.2程序直接控制方式
9.2.1無條件傳送方式
9.2.2程序查詢方式
9.2.3程序查詢方式的接口
9.3程序中斷方式
9.3.1中斷的基本概念及分類
9.3.2中斷的請求和中斷屏蔽
9.3.3中斷響應(yīng)和中斷處理
9.3.4中斷判優(yōu)和多重中斷
9.3.5程序中斷設(shè)備接口和工作原理
9.4直接存儲器訪問(DMA)方式
9.4.1DMA方式的基本概念
9.4.2DMA控制器組成
9.4.3DMA傳送過程
9.4.4DMA傳輸方式
9.4.5DMA控制器與系統(tǒng)的連接方式
9.5通道控制方式和輸入/輸出處理機
9.5.1I/O通道的基本概念
9.5.2I/O通道的基本功能
9.5.3I/O通道的類型
9.5.4通道型I/O處理機(IOP)和外圍處理機
9.6輸入/輸出(I/O)系統(tǒng)的設(shè)計
習(xí)題九
第10章輸入/輸出(I/O)設(shè)備
10.1概述
10.1.1I/O設(shè)備的基本功能
10.1.2I/O設(shè)備的特點
10.1.3I/O設(shè)備的分類
10.1.4I/O設(shè)備與主機的連接
10.2輸入設(shè)備
10.2.1鍵盤
10.2.2鼠標(biāo)器
10.2.3觸摸屏
10.2.4語音與文字輸入系統(tǒng)
10.2.5數(shù)碼相機
10.2.6數(shù)碼攝像機
10.3輸出設(shè)備
10.3.1CRT顯示器
10.3.2液晶顯示器
10.3.3等離子顯示技術(shù)
10.3.4打印設(shè)備
習(xí)題十
第11章流水技術(shù)與流水處理機
11.1指令重疊與先行控制
11.1.1重疊方式
11.1.2先行控制技術(shù)
11.2流水線的時空圖與流水線的分類
11.2.1流水線的時空圖
11.2.2流水線分類
11.2.3流水技術(shù)的特點
11.3流水線的性能
11.3.1吞吐率(throughputrate)
11.3.2加速比(speedupratio)
11.3.3效率(efficiency)
11.3.4舉例
11.4流水線的相關(guān)處理和控制機構(gòu)
11.4.1局部相關(guān)及處理方法
11.4.2全局性相關(guān)及其處理
11.4.3流水機器的中斷處理
11.4.4非線性流水線調(diào)度
11.5向量流水處理與向量流水處理機
11.5.1向量的流水處理
11.5.2向量流水處理機
11.6指令級高度并行的超級處理機
11.6.1超標(biāo)量處理機
11.6.z超長指令字(VLIW)處理機
11.6.3超流水線處理機
習(xí)題十
第12章并行處理機與多處理機
12.1并行處理機
12.1.1并行處理機的基本結(jié)構(gòu)
12.1.2并行處理機的特點
12.1.3并行處理機的算法
12.2并行處理機的互連網(wǎng)絡(luò)與存儲分配
12.2.1并行處理機互連網(wǎng)絡(luò)的設(shè)計目標(biāo)
12.2.2基本的單級互連網(wǎng)絡(luò)
12.2.3多級互連網(wǎng)絡(luò)
12.2.4并行處理機的質(zhì)數(shù)存儲系統(tǒng)
12.3多處理機系統(tǒng)
12.3.1多處理機系統(tǒng)的特點和分類
12.3.2多處理機Cache一致性問題及其解決方法
12.4多處理機的并行算法
12.4.1并行程序設(shè)計語言的特點
12.4.2并行程序設(shè)計模型
12.4.3并行程序設(shè)計算法
12.5多處理機的操作系統(tǒng)
12.5.1多處理機操作系統(tǒng)的復(fù)雜性和特點
12.5.2多處理機操作系統(tǒng)的類型
12.6多處理機實例與機群系統(tǒng)及計算模型簡介
習(xí)題十二
參考文獻
目錄
品牌:圖書
商品基本信息,請以下列介紹為準(zhǔn) | |
商品名稱: | 計算機組成與系統(tǒng)結(jié)構(gòu)(第2版) |
作者: | |
市場價: | 39.8元 |
文軒網(wǎng)價: | 31.4元【79折】 |
ISBN號: | 9787560964379 |
出版社: | 華中科技大學(xué)出版社 |
商品類型: | 圖書 |
其他參考信息(以實物為準(zhǔn)) | ||
裝幀: | 開本: | 語種: |
出版時間:2010-09-01 | 版次:1 | 頁數(shù): |
印刷時間:2011-08-01 | 印次:1 | 字?jǐn)?shù): |
主編推薦 | |
《計算機組成與系統(tǒng)結(jié)構(gòu)(第2版)》:普通高等教育“十二五”規(guī)劃教材,高等院校計算機系列教材。 |
內(nèi)容簡介 | |
《計算機組成與系統(tǒng)結(jié)構(gòu)(第2版)》包括“計算機組成原理”和“系統(tǒng)結(jié)構(gòu)”兩門課程的主要內(nèi)容,力求與當(dāng)代先進的計算機科學(xué)與技術(shù)相結(jié)合,全書共分為12章:計算機系統(tǒng)概論、數(shù)據(jù)的表示方法和數(shù)據(jù)校驗、運算方法及算術(shù)邏輯運算部件、主存儲器與Cache、指令系統(tǒng)的設(shè)計、中央處理器(CPU)與設(shè)計(流水線CPU和多核CPU)、輔助存儲器與虛擬存儲器、系統(tǒng)總線、輸入/輸出(I/O)系統(tǒng)、輸入/輸出(I/O)設(shè)備、流水線與流水處理機、并行技術(shù)與多處理機等。本教材根據(jù)計算機科學(xué)的理論、抽象和設(shè)計三種形態(tài),力求貫徹“一條紅線,三個結(jié)合”,以符合社會的需要,適用、實用、能用、通用,方便教學(xué)和自學(xué),形成完整的知識體系結(jié)構(gòu),培養(yǎng)學(xué)生的初步設(shè)計能力為紅線貫通全書。堅持理論知識與實際應(yīng)用相結(jié)合,抽象概念與基本原理相結(jié)合,設(shè)計技術(shù)與功能部件相結(jié)合。 《計算機組成與系統(tǒng)結(jié)構(gòu)(第2版)》內(nèi)容全面新穎、結(jié)構(gòu)合理、概念清楚、講述嚴(yán)謹(jǐn)、邏輯性強,可作為普通高等院校的計算機專業(yè)及相關(guān)專業(yè)學(xué)生學(xué)習(xí)“計算機組成原理”和“系統(tǒng)結(jié)構(gòu)”課程的教科書,也可作高等職業(yè)技術(shù)院校的有關(guān)計算機專業(yè)學(xué)生學(xué)習(xí)“計算機組成原理”課程的教科書,還可供從事計算機研發(fā)的工程技術(shù)人員參考。 |
目錄 | |
第1章計算機系統(tǒng)概論 1.1電子計算機的發(fā)展概況 1.1.1計算機的產(chǎn)生 1.2國外計算機發(fā)展簡介 1.1.3中國計算機發(fā)展簡介 1.1.4計算機的發(fā)展趨勢 1.2計算機的分類、特點和技術(shù)指標(biāo) 1.2.1計算機的分類 1.2.2計算機的特點 1.2.3計算機的主要技術(shù)指標(biāo) 1.3計算機基本結(jié)構(gòu)及設(shè)計思想 1.3.1馮·諾依曼計算機的設(shè)計思想 1.3.2計算機的基本結(jié)構(gòu) 1.4計算機的軟件與計算機的工作過程 1.4.1軟件的發(fā)展演變 1.4.2計算機的工作過程 1.5計算機軟件與硬件的邏輯等價性 1.6計算機系統(tǒng)結(jié)構(gòu)的基本概念 1.6.1計算機的層次結(jié)構(gòu) 1.6.2計算機組成與系統(tǒng)結(jié)構(gòu)的概念 1.6.3計算機系統(tǒng)結(jié)構(gòu)中并行性的發(fā)展 1.7計算機的應(yīng)用 習(xí)題 第2章數(shù)據(jù)的表示方法和數(shù)據(jù)校驗 2.1數(shù)據(jù)的表示方法及其轉(zhuǎn)換 2.1.1數(shù)制 2.1.2計算機為什么采用二進制 2.1.3不同數(shù)制問的數(shù)據(jù)轉(zhuǎn)換 2.1.4數(shù)據(jù)符號的表示 2.1.5十進制數(shù)的編碼與運算 2.2無符號數(shù)和有符號數(shù) 2.2.1無符號數(shù) 2.2.2有符號數(shù)及其編碼 2.3定點數(shù)和浮點數(shù) 2.3.1數(shù)的定點表示 2.3.2數(shù)的浮點表示 2.3.3IEEE754標(biāo)準(zhǔn) 2.4非數(shù)值數(shù)據(jù)的表示方法 2.4.1邏輯數(shù)據(jù) 2.4.2字符的表示方法 2.4.3漢字的表示方法 2.4.4其他信息的表示 2.5數(shù)據(jù)校驗 2.5.1奇偶校驗 2.5.2海明碼校驗 2.5.3循環(huán)冗余校驗 習(xí)題二 第3章運算方法及運算部件 3.1二進制串行加法器和十進制加法器 3.2定點數(shù)的運算 3.2.1定點補碼加、減運算 3.2.2加、減運算的溢出處理 3.3定點數(shù)乘法運算 3.3.1定點數(shù)的位移運算 3.3.2原碼一位乘法和兩位乘法 3.3.3補碼一位乘法和兩位乘法 3.3.4陣列乘法器 3.4定點數(shù)除法運算 3.4.1原碼一位除法 3.4.2原碼加減交替除法 3.4.3補碼一位除法 3.4.4陣列除法器 3.5定點運算器的組成與結(jié)構(gòu) 3.5.1二進制并行加法器 3.5.2多功能算術(shù)邏輯單元SN74181 3.5.3雙極型位片式運算器AM29c101 3.5.4定點運算器的基本結(jié)構(gòu) 3.6浮點數(shù)的運算方法與浮點運算器 3.6.1浮點數(shù)的加、減運算 3.6.2浮點數(shù)的乘、除法運算 3.6.3浮點運算器的組成 習(xí)題三 第4章主存儲器與Cache 4.1存儲器系統(tǒng)概述 4.1.1存儲器系統(tǒng)的Cache-主存層次結(jié)構(gòu) 4.1.2存儲器分類 4.1.3主存儲器的主要性能指標(biāo) 4.2半導(dǎo)體讀/寫存儲器 4.2.1靜態(tài)隨機讀/寫存儲器(SRAM) 4.2.2動態(tài)隨機讀/寫存儲器(DRAM) 4.2.3存儲器芯片的讀/寫時序 4.2.4DRAM的刷新 4.3半導(dǎo)體只讀存儲器和閃速存儲器 4.3.1固定掩膜只讀存儲器(ROM) 4.3.2一次編程只讀存儲器(PROM) 4.3.3可擦除可編程只讀存儲器(EPROM) 4.3.4閃速存儲器 4.4主存儲器的組成與設(shè)計 4.4.1主存儲器存儲單元的分配 4.4.2主存儲器與CPU的連接 4.4.3主存儲器的設(shè)計 4.5并行讀/寫存儲器 4.5.1雙端口存儲器 4.5.2單體多字存儲器 4.5.3多體交叉存儲器 4.6相聯(lián)存儲器 4.6.1相聯(lián)存儲器的基本原理 4.6.2相聯(lián)存儲器的基本組成 4.7高速緩沖存儲器(Cache) 4.7.1Cache的功能 4.7.2cache的基本原理及結(jié)構(gòu) 4.7.3Cache的讀/寫操作和命中率 4.7.4地址映像 4.7.5替換算法 4.7.6PentiumⅡ的Cache組織 習(xí)題四 第5章指令系統(tǒng)的設(shè)計 5.1指令系統(tǒng)的作用和性能要求 5.1.1指令系統(tǒng)的作用 5.1.2對指令系統(tǒng)的性能要求 5.2機器指令的設(shè)計要素 5.2.1機器指令的組成要素 5.2.2指令的表示和類型 5.2.3指令集應(yīng)考慮的各種因素 5.3指令的基本格式 5.3.1指令的一般格式 5.3.2操作碼的編碼技術(shù) 5.3.3地址碼的安排 5.3.4指令的字長 5.4操作類型和操作數(shù)類型 5.4.1操作類型 5.4.2操作數(shù)類型 5.5指令尋址方式和操作數(shù)尋址方式 5.5.1指令尋址方式(包括順序?qū)ぶ、跳躍尋址) 5.5.2操作數(shù)尋址方式 5.6CISC和RISC的指令系統(tǒng) 5.6.1復(fù)雜指令系統(tǒng)計算機CISC 5.6.2精簡指令系統(tǒng)計算機RISC 5.6.3RISC和CISC的比較 習(xí)題五 第6章中央處理器與設(shè)計 6.1CPU的基本功能與結(jié)構(gòu) 6.1.1CPU的基本功能 6.1.2CPU的基本結(jié)構(gòu) 6.1.3算術(shù)/邏輯運算器的功能 6.1.4控制器的結(jié)構(gòu)及功能 6.1.5寄存器與總線接口 6.2時序與控制 6.2.1指令周期 6.2.2時序信號發(fā)生器 6.2.3控制方式 6.3硬布線控制器的組成與設(shè)計 6.3.1基本概念 6.3.2硬布線控制器的基本原理 6.3.3硬布線控制器的設(shè)計步驟 6.3.4硬布線控制器設(shè)計舉例 6.3.5陣列邏輯控制器 6.3.6指令執(zhí)行過程舉例 6.4微程序控制器結(jié)構(gòu)原理 6.4.1微程序控制的基本概念 6.4.2微程序控制器的基本結(jié)構(gòu) 6.4.3微程序控制的基本原理 6.4.4微程序控制器和硬布線控制器的比較 6.5微程序設(shè)計技術(shù) 6.5.1微指令的編碼方式 6.5.2微地址的形成方法 6.5.3微指令的格式 6.S.4微程序設(shè)計舉例 6.6流水線式CPU 6.6.1并行處理技術(shù) 6.6.2流水線式CPU的結(jié)構(gòu) 6.6.3流水線中的主要問題及解決方法 6.7CPU舉例 6.7.1早期Intel系列CPU簡介 6.7.2早期Pentium系列CPU 6.7.3RISC處理器 6.8多核處理器 6.8.1為什么要發(fā)展多核處理器 6.8.2多核處理器的技術(shù)關(guān)鍵 習(xí)題六 第7章輔存與虛擬存儲器系統(tǒng) 7.1存儲器系統(tǒng)的層次結(jié)構(gòu) 7.1.1局部性原理 7.1.2多級存儲器體系結(jié)構(gòu) 7.1.3主存-輔存層次結(jié)構(gòu) 7.1.4三級存儲層次結(jié)構(gòu) 7.2輔助存儲器 7.2.1磁表面記錄原理及記錄方式 7.2.2磁盤存儲器 7.2.3磁帶存儲器 7.2.4光盤存儲器 7.3微型可移動U盤和SSD固態(tài)硬盤 7.3.1微型司移動U盤 7.3.2SSD固態(tài)硬盤 7.4虛擬存儲器技術(shù) 7.4.1虛擬存儲器的基本概念 7.4.2虛擬存儲器的管理方式 7.4.3虛擬存儲器的工作過程 習(xí)題七 第8章系統(tǒng)總線及其互連結(jié)構(gòu) 8.1計算機系統(tǒng)的互連結(jié)構(gòu) 8.2總線的基本概念 8.2.1總線的作用及分類 8.2.2總線的特性與標(biāo)準(zhǔn) 8.2.3總線的連接方式 8.2.4總線的數(shù)據(jù)傳送方式 8.3總線仲裁和協(xié)議 8.3.1總線仲裁 8.3.2總線協(xié)議 8.4PCI總線 8.4.1PCI總線的特點 8.4.2PCI總線信號定義 8.4.3PCI總線周期類型和操作 8.4.4PCI總線仲裁器 8.5外部通信總線 8.5.1RS-232C串行通信總線 8.5.2通用串行總線USB 8。6總線設(shè)計要素 習(xí)題八 第9章輸入/輸出組成與設(shè)計 9.1輸入/輸出系統(tǒng)概述 9.1.1I/O接口的基本功能 9.1.2I/O接口的基本組成 9.1.3I/O設(shè)備的編址方式 9.1.4I/O接口的類型 9.2程序直接控制方式 9.2.1無條件傳送方式 9.2.2程序查詢方式 9.2.3程序查詢方式的接口 9.3程序中斷方式 9.3.1中斷的基本概念及分類 9.3.2中斷的請求和中斷屏蔽 9.3.3中斷響應(yīng)和中斷處理 9.3.4中斷判優(yōu)和多重中斷 9.3.5程序中斷設(shè)備接口和工作原理 9.4直接存儲器訪問(DMA)方式 9.4.1DMA方式的基本概念 9.4.2DMA控制器組成 9.4.3DMA傳送過程 9.4.4DMA傳輸方式 9.4.5DMA控制器與系統(tǒng)的連接方式 9.5通道控制方式和輸入/輸出處理機 9.5.1I/O通道的基本概念 9.5.2I/O通道的基本功能 9.5.3I/O通道的類型 9.5.4通道型I/O處理機(IOP)和外圍處理機 9.6輸入/輸出(I/O)系統(tǒng)的設(shè)計 習(xí)題九 第10章輸入/輸出(I/O)設(shè)備 10.1概述 10.1.1I/O設(shè)備的基本功能 10.1.2I/O設(shè)備的特點 10.1.3I/O設(shè)備的分類 10.1.4I/O設(shè)備與主機的連接 10.2輸入設(shè)備 10.2.1鍵盤 10.2.2鼠標(biāo)器 10.2.3觸摸屏 10.2.4語音與文字輸入系統(tǒng) 10.2.5數(shù)碼相機 10.2.6數(shù)碼攝像機 10.3輸出設(shè)備 10.3.1CRT顯示器 10.3.2液晶顯示器 10.3.3等離子顯示技術(shù) 10.3.4打印設(shè)備 習(xí)題十 第11章流水技術(shù)與流水處理機 11.1指令重疊與先行控制 11.1.1重疊方式 11.1.2先行控制技術(shù) 11.2流水線的時空圖與流水線的分類 11.2.1流水線的時空圖 11.2.2流水線分類 11.2.3流水技術(shù)的特點 11.3流水線的性能 11.3.1吞吐率(throughputrate) 11.3.2加速比(speedupratio) 11.3.3效率(efficiency) 11.3.4舉例 11.4流水線的相關(guān)處理和控制機構(gòu) 11.4.1局部相關(guān)及處理方法 11.4.2全局性相關(guān)及其處理 11.4.3流水機器的中斷處理 11.4.4非線性流水線調(diào)度 11.5向量流水處理與向量流水處理機 11.5.1向量的流水處理 11.5.2向量流水處理機 11.6指令級高度并行的超級處理機 11.6.1超標(biāo)量處理機 11.6.z超長指令字(VLIW)處理機 11.6.3超流水線處理機 習(xí)題十 第12章并行處理機與多處理機 12.1并行處理機 12.1.1并行處理機的基本結(jié)構(gòu) 12.1.2并行處理機的特點 12.1.3并行處理機的算法 12.2并行處理機的互連網(wǎng)絡(luò)與存儲分配 12.2.1并行處理機互連網(wǎng)絡(luò)的設(shè)計目標(biāo) 12.2.2基本的單級互連網(wǎng)絡(luò) 12.2.3多級互連網(wǎng)絡(luò) 12.2.4并行處理機的質(zhì)數(shù)存儲系統(tǒng) 12.3多處理機系統(tǒng) 12.3.1多處理機系統(tǒng)的特點和分類 12.3.2多處理機Cache一致性問題及其解決方法 12.4多處理機的并行算法 12.4.1并行程序設(shè)計語言的特點 12.4.2并行程序設(shè)計模型 12.4.3并行程序設(shè)計算法 12.5多處理機的操作系統(tǒng) 12.5.1多處理機操作系統(tǒng)的復(fù)雜性和特點 12.5.2多處理機操作系統(tǒng)的類型 12.6多處理機實例與機群系統(tǒng)及計算模型簡介 習(xí)題十二 參考文獻 |