EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計(jì)
- 所屬分類：
- 作者：
尹常永 主編
- 出版社：
西安電子科技大學(xué)出版社
- ISBN：9787560614281
- 出版日期：2004-8-1
-
原價(jià)：
￥14.00元
現(xiàn)價(jià)：￥10.20元
-
本書信息由合作網(wǎng)站提供，請(qǐng)前往以下網(wǎng)站購買：
圖書簡介
本書介紹了數(shù)字系統(tǒng)的設(shè)計(jì)、現(xiàn)代電路與系統(tǒng)設(shè)計(jì)、可編程器件及與可編程器件相對(duì)應(yīng)的開發(fā)軟件ispLEVER、MAX+plus Ⅱ等。同時(shí)介紹了常用的硬件描述語言VHDL，并通過設(shè)計(jì)實(shí)例加以論述。
本書內(nèi)容取材新穎，先進(jìn)實(shí)用，敘述簡潔，循序漸進(jìn)。針對(duì)EDA技術(shù)的實(shí)際特點(diǎn)，本書著重從入門觀、應(yīng)用觀和發(fā)展觀來闡述，突出體現(xiàn)了易學(xué)性、工程性和全局性。
本書既可供高職高專電子類學(xué)生使用，也可作為電子類工程技術(shù)人員的入門教材。
目錄
第1章 EDA技術(shù)概述
1.1 EDA技術(shù)的發(fā)展史
1.2 EDA技術(shù)的主要內(nèi)容
1.3 EDA技術(shù)的發(fā)展趨勢(shì)
第2章 常用數(shù)字電路的設(shè)計(jì)方法
2.1 組合邏輯電路設(shè)計(jì)的一般方法
2.2 時(shí)序邏輯電路的設(shè)計(jì)
第3章 數(shù)字系統(tǒng)的設(shè)計(jì)
3.1 數(shù)字系統(tǒng)設(shè)計(jì)概述
3.2 數(shù)字系統(tǒng)的描述方法
3.3 數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例
第4章 VHDL語言基礎(chǔ)
4.1 VHDL概述
4.2 VHDL的基本結(jié)構(gòu)
4.3 VHDL的數(shù)據(jù)及文字規(guī)則
4.4 VHDL的操作符(Operator)
4.5 VHDL的順序語句(Sequential Statement)
4.6 VHDL的并行語句(Concurrent Statement)
第5章 可編程邏輯器件
5.1 可編程邏輯器件的基本結(jié)構(gòu)及分類
5.2 低密度可編程邏輯器件GAL
5.3 復(fù)雜可編程邏輯器件CPLD
5.4 現(xiàn)場可編程門陣列(FPGA)的基本結(jié)構(gòu)
5.5 其他可編程器件
第6章 開發(fā)軟件
6.1 MAX+plus Ⅱ簡介
6.2 MAX+plus Ⅱ的安裝
6.3 MAX+plus Ⅱ的應(yīng)用
6.4 ispLEVER簡介
6.5 ispLEVER開發(fā)工具的原理圖輸入
6.6 ispLEVER工具中用VHDL和Verilog語言輸入的設(shè)計(jì)方法
第7章 設(shè)計(jì)實(shí)例
實(shí)例1 設(shè)計(jì)3-8譯碼器
實(shí)例2 設(shè)計(jì)BCD-七段顯示譯碼器
實(shí)例3 設(shè)計(jì)計(jì)數(shù)器
實(shí)例4 設(shè)計(jì)模擬74LSl60計(jì)數(shù)器
實(shí)例5 設(shè)計(jì)交通燈控制器
實(shí)例6 設(shè)計(jì)乒乓球游戲機(jī)
實(shí)例7 設(shè)計(jì)掃描數(shù)碼顯示器
實(shí)例8 數(shù)字頻率計(jì)的設(shè)計(jì)
實(shí)例9 設(shè)計(jì)數(shù)字鐘
實(shí)例10 正弦信號(hào)發(fā)生器
附錄A 縮略語詞匯表
附錄B 常用可編程邏輯器件引腳圖
參考文獻(xiàn)
